- Immanuel Kant
Die PCB Library im CAE/CAD-System
Das PCB-Symbol (auch Footprint oder Bauelemente-Symbol) ist der Informationsträger für die mechanischen Informationen der Library Elemente. In diesem Symbol sind alle physikalischen Informationen, Abmessungen und Löteigenschaften, des Bauelementes enthalten.
Eine eindeutige unverwechselbare Namensgebung ist unumgänglich.
In den Datenblättern der Hersteller werden unterschiedliche Bezeichnungen für Bauelemente und ihre Gehäuseformen verwendet.
Der Name eines Bauelementsymbols muss eine eindeutige Zuordnung des Bauelements zu den Angaben der Hersteller in den Datenblättern garantieren.
Die Masse der Bauelemente und die Anzahl der Pins sollen aus dem Namen ableitbar sein.
Besondere Eigenschaften wie zusätzliche Kühlflächen oder Produktionseigenschaften müssen erkennbar sein.
Die IPC-7351 (Generic Requirements for Surface Monut Design and Land Pattern Standard des IPC) enthält die Grundsätze für das Design der Anschlussflächen von SMD-Bauteilen und deren Namensgebung.
Beim Fachverband Elektrodesign (FED) ist eine Deutsche Übersetzung dieser Richtlinie erhältlich.
Die IPC-7351 deckt das Anschlussflächen-Design für alle SMD Typen von passiven und aktiven Bauteilen ab.
Zweipolige MELF, CHIP, viel polige SOP(Small Outline Package), QFP(Quad Flat Package), BGA(Ball Grid Array) und auch die neueren No-lead Gehäuse SON, QFN, PQFN werden einbezogen.
PCB Symbol
Die PCB Symbol Bezeichnung sollte die wesentlichen physikalischen Eigenschaften des Bauteils enthalten.
Bei Sonderbauformen kann auch die Bauteilbezeichnung, ggf. die gekürzte Herstellerbezeichnung herangezogen werden.
In der IPC7351 wird vorgeschlagen die Bauform, den Pitchabstand in 1/100 mm, die Gehäusegröße in 1/10 mm, und die Anzahl der Anschlusspins anzugeben.
Um den Anforderungen an immer höhere Packungsdichten gerecht zu werden kommen stätig neue Bauformen hinzu.
Typische Gehäusebezeichnungen sind:
- INDC: 2-Pin Chip Inductor
- CAPC: 2-Pin Chip Capacitor
- RESC: 2-Pin Chip Resistor
- MELF: 2-Pin MELF Component
- CAPAE: Electrolytic Aluminium Capacitor
- SO: Small Outline Transistor / IC
- QFP: Quad Flat Package
- DFN: Dual Flat No-lead
- SON: Small Outline No-lead
- QFN: Quad Flat No-lead
- PQFN: Pullback Quad Flat No-lead
- PLCC: Plastic Leaded Chip Carrier
Die Bezeichnung des Gehäuses enthält den Namen des Bauelementsymboles. Wo notwendig wird die Bezeichnung mit dem Pich Abstand, der Anzahl Pins und den Massen ergänzt. Für unterschiedliche Gehäusebezeichnungen derselben Bauform, wird ein gemeinsamer Name vorgegeben. Beispielsweise: QFP (Quad Flat Package), FQFP (Fine Pitch Quad Flat Package), LQFP (Low Profile Quad Flat Package), SQFP (Small Quad Flat Packag) TQFP (Thin Quad Flat Package), VQFP (Very small Quad Flat Package).
Die PCB Library soll einheitliche Elemente haben.
Gleiche Strichstärken im Bestückungsdruck, Einheitliche Polaritätskennzeichnung und Zuordnung der Mechanik Lagen sind wichtige Eigenschaft einer guten Library.
Im allgemeinen ist in Altium Designer der Mechanische Layer 13 für das 3D-Modell und der Mechanische Layer 15 für den Courtyard benutzt.
Weitere Firmenintern festgelegte Layer z.b. für Fräskontur oder Sonderprozesse wie Via Plugging sollten ebenfalls einheitlich benutzt werden.
Die Definition der Lötstopp Freistellung von PADs wird ebenfalls in der PCB Library getroffen.
In Altium Designer ist es möglich eine globale Lötstopp Freistellung über eine DRC Regel zu definieren (Solder Mask Expansion value from rule),
oder aber eine spezifische Freistellung vorzugeben(Specify Solder Mask Expansion value).
Die Notwendigkeiten ergeben sich aus der Produktion.
Sie ist abhängig von der Lacktype, der Belichtung und den Fertigkeiten.
Mit einem Kontaktbelichter sind Bei 35µm CU Stärke Freistellungen von 50µm erreichbar.
Für im Siebdruck aufgebrachten Lötstopp sind 150µm Freistellung erforderlich.
Anpassungen und Optimierungen durch den Leiterplattenhersteller ist praktisch unerlässlich.
Diese Optimierungen lassen sich am einfachsten ausführen wenn die Freistellung im PCB einheitlich vorgenommen wurde.
Eine einheitliche Freistellung zwischen 50µm und 75µm umlaufend ist optimal.
Optische Makierungen wie Fiducials müssen abweichend um 1-2mm freigestellt werden.
Ebenso müssen Leiterplattendirektstecker auf ihrer gesamten Länge immer lack frei sein.
Werden Soldermask Defined Pads (die Padgröße im Kupfer wird durch den Lötstopp begrenzt) verwendet ist der Leiterplattenhersteller geeignet darauf hinzuweisen.
Die Lötpaste wird bei der Maschinellen Bestückung als Siebdruck aufgetragen.
Hierfür muss in der PCB Library eine Pasten Maske (Stencil Mask) für die PADs definition getroffen werden.
Die Menge des Lötdepots ergibt sich aus der Schablonendicke und der Maskenöffnung.
Üblich sind Schablonendicken von 100µm bis 180µm.
Eine Umlaufende Verkleinerung um einen festen Faktor (typisch 50µm bis 100µm) ist für das CAD Layout einfach umzusetzen.
Eine Nachbearbeitung durch den Leiterplattenbestücker ist dann aber im allgemeinen erforderlich.
In Altium Designer kann das als globale Lötstopp Freistellung über eine DRC Regel zu definiert werden (Paste Mask Expansion value from rule),
oder aber es wird eine spezifische Freistellung vorgeben (Specify Paste Mask Expansion value).
Eine Prozentuale Verkleinerung der Länge und Breite um 10% als Faustregel liefert meist bessere Ergebnisse.
Die Angabe einer Prozentualen Reduktion ist in Altium Designer nicht möglich, sie muss von Hand berechnet werden.
Auch die Aufteilung einer großen Fläche in mehrere kleinere Teile muss in Altium Designer manuell vorgenommen werden.
Hierfür wird das «Specify Paste Mask Expansion value» auf einen negativen Wert gesetzt der mindestens der halben Pad Größe entspricht.
Dadurch wird die Pasten Maske des Pads gelöscht. Im Anschluss wird das Pad mit mehreren kleinen Fill-Flächen auf der Pasten Lage ergänzt.
Die Flächen sollten in Ihrer Größe den sonst im Design üblichen Öffnungen der Pasten Maske entsprechen.
SMD-Bauteile sind vorzugsweise für die Automaten Bestückung vorgesehen.
Unumgänglich ist dazu die Einheitliche Zuordnung der Null-Rotation und des Ursprungs für alle Bauelemente,
damit die Daten ohne Probleme in den Automatischen Bestückungsprozess übernommen werden können.
Die „richtige“ Lage eines Bauteils ist umstritten und noch immer nicht einheitlich vorgegeben.
In der IPC-7351 wird die Rotation der Bauelemente in den CAD-Bibliotheken unten links festgelegt.
In der vom FED übersetzen IPC-Richtlinie, wird ebenso wie in vielen älteren Datenblättern aus dem europäischen Raum,
bei der Nulllagenorientierung der PIN 1 oben links vorgegeben.
Der FED empfiehlt mittlerweile aber abweichend davon ebenfalls als Normierung der Nulllagenorientierung die Lage des PIN 1 unten links.
Für die Zukunft wird somit Pin 1 unten links als verbindliche Festlegung erwartet.
Bei einer bestehenden Library ist es aber nicht sinnvoll neue Bauteile in einer geänderten Ausrichtung anzulegen, sondern die bestehende Ausrichtung fortzuführen.